Intel 18A 首次商用背面供电

SemiAnalysis 拆了一颗已经出货的 Intel Panther Lake，型号写的是 Core Ultra 7 365。文章的判断是：背面供电第一次做成商用芯片，Intel 也第一次把环绕栅极晶体管做进出货产品，先进封装用的是 Foveros-S。他们把这看作 Intel 从路线图走到已出货硅片的一步，并写明拆这颗芯片，是为了看这波制造上的追赶走到了哪。

计算逻辑用的是 Intel 18A。拆解从四层纳米片的 RibbonFET 写起。这是 Intel 对环绕栅极晶体管的市场名称。文章里的测量认为，Panther Lake 上 18A 计算逻辑和台积电 N3E 图形逻辑的密度相近。18A 在峰值密度上并不领先台积电 N3P、N2，也不领先三星 SF2。CPU 核心是增量更新，高端 GPU 仍用台积电 N3E。

封装是一块计算芯粒、一块 GPU 芯粒、一块输入输出芯粒，叠在被动基片上，用 Foveros-S 组装。两种计算芯粒都是 Intel 18A。Xe3 GPU 有两种：4 核的 GT1 用 Intel 3，更大的 12 核 GT2 用台积电 N3E。两种输入输出芯粒都用台积电 N6。

背面供电的品牌名是 PowerVia。传统芯片里，电源和信号走同一套正面金属，靠近晶体管的布线被电源占用。PowerVia 把主电源网挪到晶体管背面，用专用的背面金属接到纳米硅通孔，再接到局部的源极或漏极接触。正面是 M0 到 M14 的信号栈，背面是 BM0 到 BM5 的电源栈。M0 和 BM0 离晶体管最近。

纳米通孔是在做好接触之后、从正面刻出来的。一条窄孔从接触的侧面深入硅衬底。正面金属做完，晶圆键到载片上，翻转，去掉原来的衬底，直到埋孔露头，再在露出来的孔上做背面金属。载片留在正面金属上方。它在减薄时撑住晶圆，也留在成品的散热路径里。文中的一处截面写道，从接触层到 BM0，这段锥形连接大约 150 纳米。

PowerVia 的横向落地仍然占着标准单元里的面积，所以它收回的单元面积少于直接的背面接触。三星 SF2 在文中被当作对照：它是已经在代工节点上的环绕栅极，但没有背面供电。

这篇公开部分的对象是客户端的 Panther Lake，不是一颗 AI 加速器。密度对比、金属层数和大约 150 纳米，都是 SemiAnalysis 拆解文章里的口径，不是 Intel 的官方规格表。保存下来的正文在背面金属的刻蚀步骤处截断，后面的测量没有写进本篇。